江苏快3平台

Verilog的简单复习题免费下载快来下载吧

资料大小: 0.30 MB

所需积分: 0

下载次数:

用户评论: 0条评论,查看

上传日期: 2019-08-02

上 传 者: 易水寒他上传的所有资料

资料介绍

标签:Verilog(504)cpld(853)fpga(9966)

江苏快3平台   一、填空题

  1. 用 技术进行电子系统设计的目标是最终完成ASIC 的设计与实现。

  2. 可件分为CPLDFPGA

  3. 随着EDA 技术的不断完善与成熟, 自顶向下的设计方法更多的被应用于Verilog HDL设计当中。

  4. 目前国际上较大的PLD 器件制造公司有ALtera江苏快3平台 和Xilinx 公司。

江苏快3平台   5. 完整的条件语句将产生组合,不完整的条件语句将产生时序电路。

江苏快3平台   6. 阻塞性赋值符号为= ,非阻塞性赋值符号为《= 。

  7.有限状态机分为Moore 和Mealy 两种类型。

  8、EDA 缩写的含义为电子设计自动化(Electronic Design Automation)

  9.状态机常用状态编码有二进制、格雷码和独热码。

  10. Verilog HDL 中任务可以调用其他任务和函数。

  11.系统函数和任务函数的首标志为$ ,预编译指令首字符标志为# 。

江苏快3平台   12.可编程的优化过程主要是对速度和资源的处理过程。

  13、大型数字逻辑电路设计采用的IP 核有软IP、固IP 和硬IP。

用户评论

查看全部 条评论

发表评论请先 , 还没有账号?免费注册

发表评论

上传电子资料